分子動力学シミュレーションの通信工程で長年前提だった「GPUの計算→CPUの指示→GPUの通信」という迂回路を排除し、GPU自身が直接データを転送する手法の実用性が示された。NVIDIAが公開した技術ガイドからは、極限まで同期回数を削減した設計が明らかになる。

タイムステップごとに12回、CPUとGPUの「待ち」が生んでいた限界

広く使われる分子動力学ソフトウェアGROMACSでは、隣接するGPU間で原子データを交換する「ハロー交換」にMPIを用いてきた。MPIは本来CPU主体で設計されており、GPUは計算を中断してCPUの指示を仰ぐ必要がある。3次元領域分割ではタイムステップあたり最大12回の同期が発生し、反復計算の速度はこのハンドシェイクの遅延によって頭打ちになっていた。シミュレーションの時間分解能が100〜200マイクロ秒に達する現在、このCPU介在型通信が強スケーリングを阻む根本要因となっていた。

NVSHMEM採用でCPUを経路から外し、カーネル起動を6回から1回に集約

NVIDIAの最適化設計は、GPUがリモートメモリに直接アクセスできるNVSHMEMを導入し、通信の開始から完了までをすべてデバイス側で完結させる。さらに原子インデックスを転送可能なデータと依存性のあるデータに仕分け、大部分のパッキングと転送を即座に実行する依存性認識型のカーネル融合を実装した。これによりタイムステップごとのカーネル起動回数は6から1に減り、計算と通信の重複も最大化された。シグナリングもパルス単位で細かく制御し、不要な待ち時間を徹底的に排除している。

NVLinkとInfiniBandで経路を使い分ける、接続網を意識した転送戦略

最適化の効果を最大化するため、GPU間の物理的な接続経路に応じて転送方法が切り替えられる。NVLinkで直接接続されたGPU同士ではnvshmem_ptrによる直接ストアとシステムスコープのリリースストアを用い、そうでないノード間通信ではNVSHMEMのput操作をRDMAファブリック経由で実行する。NVIDIA HopperアーキテクチャのTMAエンジンも活用し、大容量データのリモート書き込み効率を高めた。この接続網認識型の転送ロジックは、最適化設計を特定のハードウェア構成に依存させないための工夫である。

EosとGB200 NVL72で実証、低遅延環境ほど顕在化する古典的設計の代償

NVIDIA EosスーパーコンピュータとGB200 NVL72クラスタでのベンチマークでは、GPU対応MPIと比較してノード内・ノード間の強スケーリング性能が最大2倍向上した。特に通信遅延に敏感な低遅延環境では、CPUが介在することのペナルティがより鮮明に現れる。この結果は、ハードウェアの計算能力が上がるほど、それを活かすための通信設計の比重が増すという現代HPCの構造的課題を浮き彫りにしている。

ハロー交換を超える射程と、GPUネイティブ通信の標準化という未解決領域

この実装の核となる考え方はハロー交換パターンを持つあらゆるHPCアプリケーションに一般化可能だが、現状ではGPUが直接通信を開始する仕組みの標準化は途上にある。NVSHMEMはオープンな仕様だが、MPIのように広範なコミュニティ合意に基づく普遍的なインタフェースではない。NVIDIAの成果は、GPUネイティブ通信がもたらす利得が明確であることを示すと同時に、ベンダー中立な形でこの機能をエコシステム全体に根付かせるための議論を促している。