QualcommのAI推論基盤を支えるHexagonプロセッサ向けの低レベルカーネル群に、VTCM（密結合メモリ）のレイアウト設計や命令パイプラインの包括的な書き直しが入った。今回の変更は、行列積やFlash Attentionにおけるデータのプリフェッチ（先読み）と同期機構を再構築し、コンパイラの最適化不足を補うインラインアセンブリを導入することで、モバイルAI処理の実効効率を引き上げる動きだ。

コンパイラ依存を脱却しインラインアセンブリへ移行する狙い

一次情報では、hmx（Hexagon Matrix拡張）命令を扱う内部関数群において、従来のコンパイラ組み込み関数（intrinsics）を置き換え、インラインアセンブリと明示的なコンパイラバリアを導入する変更が確認できる。これは、最適化レベルやコンパイラのバージョン差によって命令順序が入れ替わるリスクを防ぎ、ハードウェア性能をソフトウェアから直接引き出す狙いがある。特に行列積のような計算密度の高い処理では、命令のスケジューリングが性能を左右するため、ロバスト性の向上はデバイス間での一貫した推論速度の維持に直結する。

DMパイプラインとVTCM効率化で浮かび上がるメモリ階層の課題

今回のアップデートでは、hmx-mm（行列積）とFlash Attention向けに「共通レイアウトビルダー」を導入し、VTCMの配置ロジックを刷新したことが読み取れる。特筆すべきは、従来アクティベーションのフェッチに使っていた並列タスク数を削減しつつ、データのプリフェッチとDMAの同期を改善した点だ。行列積カーネルにおいて、重みデータを先にキャッシュへ運び込む「シンクロ・フォールバックパス」の導入や、アクティベーション準備ループのプリフェッチ最適化は、外部メモリ帯域が逼迫しがちなモバイルSoCにおいて、演算器の待ち時間を極小化するための典型的な構造改良である。

汎用SoC上で特化チップに対抗するソフトウェア設計の深み

Hexagon Queueの常時有効化や、スレッド制御へのハイブリッドポーリング導入は、Qualcommが汎用のArmアーキテクチャ上で動作するAIアクセラレータの応答性を突き詰めている証拠だ。行列積や注意機構のカーネルを単なる演算の塊としてではなく、計算とデータ転送をオーバーラップさせる動的なステートマシンとして再定義している。これは、専用NPUほどの絶対性能を持たないDSPに対して、ソフトウェアの再構築で実効効率を競う接近戦に突入していることを示す。AI処理がエッジに移行するほど、この種のコンパイラ技術と手書きアセンブリの組み合わせが、ユーザー体験に影響を与える。